Editing Openai/693690ea-2aec-8013-9f10-ddbe2ccd597e (section)

==== 실제 설계 플로우를 단계로 요약하면 아래와 같습니다. ====
# 채널 모델 확보 - FR-4 stackup, 15 cm trace, 4 via, 85 Ω 커넥터 포함한 3D EM/2D 필드 솔버로 S-parameter 추출
# Via stub 최적화 - backdrill/HDI 설계로 stub 길이 최소화 → 공진 대역을 20 GHz 이상으로 밀어냄
# 커넥터/임피던스 최적화 - 커넥터 footprint, taper, Z0 조정으로 RL < −12~−15 dB 수준 확보 - discrete matching network는 필요시 최소한으로만
# 기본 TX/RX 임피던스 매칭 - 패키지 + board 전체에서 100 Ω diff 일관성 확보
# CTLE 1차 튜닝 - 채널 IL 기반으로 zero/pole/gain 설정 → 최소한의 HF boost로 eye width 최대화
# TX 3-tap FIR 최적화 - CTLE 셋업 상태에서 pre/main/post tap sweep - eye height/width/jitter/전력/EMI를 함께 고려해 “온건한” tap 조합 선정
# DFE 활성화 및 tap 수/계수 튜닝 - 잔여 ISI tail을 커버할 tap 수 결정 (3–5 tap) - adaptation 알고리즘/loop bandwidth 조정 → 안정된 수렴과 jitter 최소화 확보
# 종합 검증 - Eye height ≥ 60 mV, Jitter < 15 ps RMS, BER < 10⁻¹² 달성 여부 확인 - margin 부족 시: ① CTLE gain/shape 재조정 → ② TX tap 재튜닝 → ③ DFE tap 수/coeff 확장 순으로 추가 최적화

요약하면,

: 

가 28 Gbps PAM-4 + FR-4 + 15 cm 채널에서
제시된 Eye/Jitter/BER 스펙을 만족시키기 위한 가장 합리적인 전략입니다.

원하시면, 대략적인 채널 IL(예: 15 cm FR-4 stripline + via/커넥터 모델 가정)을 숫자로 놓고
“TX FIR tap 값 / CTLE transfer / DFE tap 수”까지 포함한 예제 세팅을 하나 만들어서
COM-like link budget 형태로 정리해 드릴 수도 있습니다.